题目内容
(请给出正确答案)
[单选题]
用Verilog HDL设计一个8的序列信号检测器时,需要设置一个( )位的寄存器型变量。
A.4
B.8
C.16
D.256
答案
查看答案
A.4
B.8
C.16
D.256
第7题
四总线缓冲器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计四总线缓冲器(CT74125)电路,建立四总线缓冲器的实验模式。通过电路仿真和硬件验证,进一步了解四总线缓冲器的功能和特性。
设计原理
四总线缓冲器CT74125的元件符号如图所示,输入端为A(A4~A1),输出端为Y(Y4~Y1),ENN是使能控制输入端,低电平有效,当ENN=0时,输出Y=A;当ENN=1时Y=Z(高阻态)。