题目内容
(请给出正确答案)
[单选题]
在Verilog HDL的设计模块中,一般用( )型变量来定义硬件电路中的各种物理连线。
A.register
B.nets
C.register或nets
D.integer
答案
查看答案
A.register
B.nets
C.register或nets
D.integer