设计一个6进制的同步计数器，需要几个触发器。（）

第1题

用下降沿触发的边沿T触发器和与非门设计一个同步十二进制加/减可逆计数器。

点击查看答案

第2题

若希望采用触发器设计一个六进制同步计数器，故需要（)个触发器。

A、3

B、2

C、6

D、4

点击查看答案

第3题

用verilog HDL设计一个同步17进制计数器时，需要设置一个( )位的寄存器型变量。

A.2

B.3

C.4

D.5

点击查看答案

第4题

试设计一个带有控制端M的同步四进制可逆计数器。

点击查看答案

第5题

时序设计：设计一个7进制的同步加法器。如果计数器进入多余状态，要求保证在下个脉冲作用下，计数器必须进入有

效状态000。

点击查看答案

第6题

设计一个七进制加计数器。要求：

点击查看答案

第7题

一个6进制的计数器，是一个（)分频器。

A、2

B、6

C、36

点击查看答案

第8题

构成一个5进制计数器需要5个触发器。()

构成一个5进制计数器需要5个触发器。（)

T.对

F.错

点击查看答案

第9题

用XC4000系列器件实现一个4位十进制同步计数器，最少需占用几个CLB？

点击查看答案

第10题

按计数器的进位制或循环模数分类，计数器可为（)计数器。

A.同步和异步

B.加计数、减计数

C.二进制、十进制或任意进制

点击查看答案

第11题

利用集成计数器的同步置数功能构成N进制计数器时，写二进制的代码是（)

A.N

B.N-1

C.2N

D.2N

点击查看答案