只有输入都为高电平时,输出才是高电平是()门的逻辑关系。
A.与非
B.或
C.与
D.非
A.与非
B.或
C.与
D.非
第2题
设计一个输入状态指示电路。电路有10个输入I0,I1,…,I9,要求:只要输入有低电平者,输出G即为高电平1,并用4位输出码指示是哪一路输入为低电平;当多路输入同时为低电平时,只指示其中优先级最高者,规定I9优先级最高,I0优先级最低。
第3题
说明图T3.4所示电路在输入A,B处于不同状态时的输出情况。输入A,B的低电平为0V;高电平为VDD。
第6题
在图P3.18电路中,为保证OC门的输出满足VOH≥3.4V、VOL≤0.5V,试求 RP取值的允许范围。已知OC门C1和G2输出高电平时开路输出三极管的漏电流最大值为IOH(max)=0.1mA,输出低电平时最大输出电流为IOL(max)=8mA,输出低电平的最大值为VOL(max)=0.5V。门电路G3和G4的高电平输入电流最大值为IIH(max)=20μA,低电平输入电流最大值为IIL(max)=-0.4mA。
第7题
假设m个OC门并接实施线与,带有n个TTL门电路共声个输入端,如图A.2-9所示。如果要求X点的输出高电平不低于VOH,门的输出低电平电流不大于IOL,试选择外接负载电阻RL。已知:OC门关闭时输出端漏电流为IOZ,负载门的输入低电平电流为(-IIL),输入高电平电流为IIH。
第9题
图P3.8中,LSTTL门电路输出低电平VOL≤0.4V时的最大负载灌电流ILM≤8mA,输出高电平时的漏电流IOH≤50μA,CMOS门的输入电流可以忽略不计。如果要求Z点(即门的输入端)高、低电平分别为VIH≥4V,VIL≤0.4V,请计算上拉电阻R2的选择范围。
第11题
A.0.3V
B.0.6V
C.0.7V
D.1.2V