图P3.8中,LSTTL门电路输出低电平VOL≤0.4V时的最大负载灌电流ILM≤8mA,输出高电平时的漏电流IOH≤50μA,CMOS门
图P3.8中,LSTTL门电路输出低电平VOL≤0.4V时的最大负载灌电流ILM≤8mA,输出高电平时的漏电流IOH≤50μA,CMOS门的输入电流可以忽略不计。如果要求Z点(即门的输入端)高、低电平分别为VIH≥4V,VIL≤0.4V,请计算上拉电阻R2的选择范围。
图P3.8中,LSTTL门电路输出低电平VOL≤0.4V时的最大负载灌电流ILM≤8mA,输出高电平时的漏电流IOH≤50μA,CMOS门的输入电流可以忽略不计。如果要求Z点(即门的输入端)高、低电平分别为VIH≥4V,VIL≤0.4V,请计算上拉电阻R2的选择范围。
第1题
第2题
在图P3.18电路中,为保证OC门的输出满足VOH≥3.4V、VOL≤0.5V,试求 RP取值的允许范围。已知OC门C1和G2输出高电平时开路输出三极管的漏电流最大值为IOH(max)=0.1mA,输出低电平时最大输出电流为IOL(max)=8mA,输出低电平的最大值为VOL(max)=0.5V。门电路G3和G4的高电平输入电流最大值为IIH(max)=20μA,低电平输入电流最大值为IIL(max)=-0.4mA。
第5题
假设m个OC门并接实施线与,带有n个TTL门电路共声个输入端,如图A.2-9所示。如果要求X点的输出高电平不低于VOH,门的输出低电平电流不大于IOL,试选择外接负载电阻RL。已知:OC门关闭时输出端漏电流为IOZ,负载门的输入低电平电流为(-IIL),输入高电平电流为IIH。
第6题
电路如图T3.3所示。已知图中LSTTL门电路G1,G2参数如下:VOL=0.2V,VOH=3.4V,最大负载灌电流ILM≤8mA,最大负载拉电流IHM≤400μA;晶体管T工作在开关状态,其VBES=0.7V,VCES=0.2V,β=50。LED发光二极管D导通压降VD=2V,正向电流,D=5~10mA。请回答以下问题:
第8题
某接口需占用4个I/O接口地址,假设为2F0H~2F3H,则相应的地址译码部分电路如图8-12所示。
图8-12中,地址A9~A2为如图组合时,端输出低电平(AEN必须为低电平),地址依次为:10111100,共8位。把A1、A0附在最后构成10位地址如下。
第9题
说明图T3.4所示电路在输入A,B处于不同状态时的输出情况。输入A,B的低电平为0V;高电平为VDD。
第10题
图所示电路是一个多谐振荡器,二极管为理想特性,输出波的占空比(即一个周期中高低电平持续的时间比)为( );若将图中二极管反向,设输出波的周期为40ms,则一个周期中高电平的时间为( )ms,低电平的时间为( )ms。
第11题
分析图4.3.7示的逻辑电路,画出输出信号q1和q2的波形图,信号q1和q2的初始状态为低电平。