电路如图(a)所示,加在输入端的波形如图(b)所示,画出输出F的波形。
电路如图(a)所示,加在输入端的波形如图(b)所示,画出输出F的波形。
电路如图(a)所示,加在输入端的波形如图(b)所示,画出输出F的波形。
第1题
电路及输入波形如图6.2.7(a)和(b)所示,试画出Q2、Q1端波形。设电路起始状态为Q2Q1=00。
第2题
电路及输入波形如图6.2.7(a)和(b)所示,试画出Q2、Q1>端波形。设电路起始状态为Q2Q1=00。
第3题
电路如图L3-13(a)所示,门G1、G2均为CMOS与非门,输入信号v1的波形如图L3-13(b)所示,且有R1C1时间常数大于8倍v1的波形宽度tw1,当门G1输出低电平时其输出电阻RD与二极管D导通电阻RON之和很小,满足(RO+RON)C1小于8倍v1的波形宽度tw1,试画出输出端vO的波形。
第4题
由74LS121构成的消除尖脉冲干扰的电路如图10.3.10(a)所示。试说明尖脉冲干扰的工作原理;若输入波形如图10.3.10(b)所示,画出
和VO端的波形;若尖脉冲与输入脉冲V1的下降沿间隔为30μs,输入脉冲低电平持续时间为100μs,试估算R的取值范围。
第5题
图(a)、(b)为两种锁存器的原理图,设输入信号如图(c)所示,且各门电路均有延迟tpd,试画出这两种电路的有关各点a、b、c以及输出端M的波形,说明图(b)所示电路的缺点。设M的初态为0。
第6题
电路如图P8.2-1(a)所示,输入波形如图P8.2-1(b)所示,画出Q0,Q1的波形。
第7题
CMOS主从上升沿触发器组成的电路如图4.2.24(a)所示,输入波形如图4.2.24(b)所示,画出Q1~Q4的波形。
第8题
如图(a)所示的电路,输入波形如图(b)所示,分别画出加R和不加R时,电路输出Q的波形(设触发器初始状态为0)。
第10题
画出图T7.3-1(a)所示电路的输出波形Q和。输入波形如图P7.3-1(b)所示。设电路的初始状态均为0。
第11题
数字集成电路器件内部逻辑结构如图3.1.54(a)所示,若各输入端的波形如图3.1.54(b)所示,试对应画出各输出端的波形并写出其逻辑式。