第1题
按如图所示波形要求,设计一个同步时序电路,对空闲不用状态可视为任意项,以保证电路结构最简。(要求选用JK触发器)
第2题
设计一个具有如图所示功能的同步计数器电路。其中M为控制端。请用JK触发器利门电路(门电路类型不限)实现,画出最简逻辑图,并验证能否自启动(若不能白启动,不必修改成自启动电路)。
第4题
A.时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
B.寄存器只能存储小量数据,存储器可存储大量数据。
C.主从JK触发器主触发器具有一次翻转性
D.上面描述至少有一个不正确
第5题
试用图4.3.14(a)给定的触发器和逻辑门设计波形产生电路。要求图(a)中的各信号满足图4.3.14(b)所示时序关系。
第7题
用JK触发器设计具有以下特点的计数器:
(1)计数器有两个控制输入C1和C2,C1用以控制计数器的模数,C2用以控制计数的增减;
(2)若C1=0计数器的M=3;如果C1=1,则计数器为M=4;
(3)若C2=0,则为加法计数,若C2=1,则为减法计数。作出状态表,并画出计数器逻辑图。
第8题
根据已划分的等价类,按以下步骤设计测试用例:(1)为每一个等价类编号。(2)设计一个测试用例,使其______覆盖尚未被覆盖过的合理等价类。重复这一步,直到所 有合理等价类被测试用例覆盖。设计一个测试用例,使其______。重复这一步,直到所有不合理等价类被覆盖。
第10题