题目内容
(请给出正确答案)
[主观题]
如图所示为DDS激励的PLL频率合成器框图,已知DDS的相位累加器字长为32,时钟频率fc=50MHz,DDS输出频率fD=9.5M
如图所示为DDS激励的PLL频率合成器框图,已知DDS的相位累加器字长为32,时钟频率fc=50MHz,DDS输出频率fD=9.5MHz±54kHz,锁相环采用÷10/11双模前置分频器,若N计数器的分频比N=9~18,A计数器的分频比A=0~4,试求:
答案
查看答案