将图10.1.7所示电路中的,n位计数器改成3位8421BCD码的十进制计数器。试计算第一次积分时间T1;输入
第1题
第2题
根据表L5-10的逻辑关系,试将图L5-10(a)所示的电路改造成逢五进一的计数器,并依此思路总结出构成三、六、七进制的一般方法。
第3题
在图Ⅲ-10所示电路中,CP脉冲到来前先清零。试画出Q1、、Q2、的波形,并说明该电路是几进制的计数器。
第6题
图8.2.1(a)所示为产生宽度等于12个CP周期的脉冲产生器,试选择MSI计数器设计控制电路,并画出电路的工作波形。
第7题
图8.2.1(a)所示为产生宽度等于1 2个CP周期的脉冲产生器,试选择MSI计数器设计控制电路,并画出电路的工作波形。
第8题
图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),时钟频率为1 MHz,求阶梯波的重复周期,试画出加法计数和减法计数时DAC的输出波形(控制信号S=0,加计数;S=1,减计数)。
第9题
图题8.7所示2的补码双极性DAC电路中,D3为符号位,VOFF为偏移电源,ROFF为偏移电阻,试分析电路,确定VOFF和ROFF的值。
第10题
电压一频率(V-F)变换的A/D转换器原理电路如图题8.19所示。当比较器输出vc为高电平时,放电开关S合上,电容C快速放电。vc为低电平时,S打开,vI对电容C充电。已知R=51kΩ,C=2200pF。
(1) 若VREF=7V,vI=9V,计数器位长为8位,在t=t0。时,VK跳变为1,经0.01秒后,VK跳变为0,此时计数器中的状态Q7~Q0是什么?
(2) 上述参数条件下,vI输入多少伏时,计数器输出的数字量最大?
第11题
用图(a)所示ROM、同步计数器74LS161设计一个节拍脉冲(Z1,Z2,…,Z8)信号发生器,时序应满足图(b)所示。要求:①说明ROM应有的最小容量(字,位):②画出逻辑电路图及ROM编程点阵图。