用VHDL语言设计一个时序逻辑电路其功能是对一组（256个)并行输入的8位数据进行判别，找出该组数据

用VHDL语言设计一个时序逻辑电路其功能是对一组(256个)并行输入的8位数据进行判别，找出该组数据的最大值、最小值，并计算最大值与最小值之间的差值。