首页 > 其他> 其他

网友您好，请在下方输入框内输入要搜索的题目：

请输入或粘贴题目内容搜题

搜题

拍照、语音搜题，请扫码下载APP

题目内容（请给出正确答案）

[判断题]

当CPU要访问Cache时，CPU通过总线送来的主存地址存于主存地址寄存器MAR中。（)

答案

查看答案

发布时间：2022-12-05

更多“当CPU要访问Cache时，CPU通过总线送来的主存地址存于主存地址寄存器MAR中。（)”相关的问题

第1题

在具有PCI总线的Pentium机中，二级cache存储器经常通过cache控制器挂在______。

A.ISA总线(AT总线)上

B.CPU局部总线上

C.PCI总线上

D.EISA总线上

点击查看答案

第2题

下列有关高速缓冲存储器(Cache)的说法，正确的是______。

A.只能在CPU以外

B.CPU内外都可以设置Cache

C.只能在CPU以内

D.若存在Cache，CPU就不能再访问内存

点击查看答案

第3题

有关高速缓冲存储器cache的说法正确的是()。

A.只能在CPU外

B.CPU内外都可设置cache

C.只能在CPU以内

D.若存在cache，CPU就不能再访问内存

点击查看答案

第4题

下列关于CaChe写策略的论述中，正确的是（)。A．带TLB和写回策略CaChe的CPU执行Store指令时，

下列关于CaChe写策略的论述中，正确的是()。

A．带TLB和写回策略CaChe的CPU执行Store指令时，可能不访问主存

B．采用回写法时，无论被替换的CaChe行是否“被写过”，都要将其写回主存

C．采用全写法，CPI会增大

D．面向包含大量写操作的数据密集型应用的单处理器系统通常采用全写法

点击查看答案

第5题

下列说法正确的是()。

A.Cache容量一般不大，命中率不会很高

B.Cache芯片速度一般比CPU的速度慢数十倍

C.Cache本身速度很快，但地址变换的速度很慢

D.Cache存贮器查映象表和访问物理Cache期间可以流水，使速度与CPU匹配

点击查看答案

第6题

假设在一个计算机系统中： ①每页为32 KB，Cache块大小为128 B。 ②对应新页的地址不在Cach

e中，CPU不访问新页中的任何数据。 ③Cache中95％的被替换块将再次被读取，并引起一次失效。 ④Cache使用写回方法，平均60％的块被修改过。 ⑤I／O系统缓冲能够存储一个完整的Cache块。 ⑥访问或失效在所有Cache块中均匀分布。 ⑦在CPU和I／O之间，没有其他访问Cache的干扰。 ⑧无I／O时，每100万个时钟周期内有18 000次失效。 ⑨失效开销是40个时钟周期。如果被替换的块被修改过，则再加上30个周期用于写回主存。 ⑩假设计算机平均每200万个周期处理一页。试分析I／O对于性能的影响有多大？

点击查看答案

第7题

某计算机有64 KB的主存储器和4 KB的Cache，Cache分组方式为：每组4页，每页64字。存储系统按组相联方

式工作。问：(1)主存地址的标志段、组字段和字字段各有多少位？ (2)若Cache原来是空的，CPU依次从0号地址单元顺序访问到4344号地址单元，然后重复按此序列访问存储器15次，页替换采用LRU算法。若访问Cache的时间为20 ns，访问主存的时间为200 ns，试估计CPU访问存储器的平均时间。

点击查看答案

第8题

为缓解存储和CPU之间的性能差距，常见的技术手段不包括（)。

A.利用cache降低访存延迟

B.利用多线程隐藏访存延迟

C.利用预取隐藏访存延迟

D.采用大容量内存提高访问速度

点击查看答案

第9题

假设不采用Cache 和指令预取技术,且机器处于“开中断”状态,则在下列有关指令执行的叙述中,正确的是（）

A.每个指令周期中CPU 都至少访问内存一次

B.每个指令周期一定大于或等于一个CPU 时钟周期