图22-9是用ROM构成的七段译码电路框图。A4~A0是ROM的输入端,其中A3~A0是数据输入端,最高位A4只用作试灯输入
图22-9是用ROM构成的七段译码电路框图。A4~A0是ROM的输入端,其中A3~A0是数据输入端,最高位A4只用作试灯输入端(LT)。当LT=1时,不论二进制数码A3A2A1A0为何值,数码管七段全亮;当LT=0时,数码管则显示四位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表,并画出ROM的阵列图。
图22-9是用ROM构成的七段译码电路框图。A4~A0是ROM的输入端,其中A3~A0是数据输入端,最高位A4只用作试灯输入端(LT)。当LT=1时,不论二进制数码A3A2A1A0为何值,数码管七段全亮;当LT=0时,数码管则显示四位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表,并画出ROM的阵列图。
第1题
图22.17是用ROM构成的七段译码电路框图。A4~A0为ROM的输入端。A3~A0是数据输入端,最高位A4只用作试灯输入端(LT)。当LT=1时,不论二进制数码A3A2A1A0为何值,数码管七段全亮。当LT=0时,数码管则显示四位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表,并画出ROM的阵列图。
第2题
题图所示是用ROM构成的七段译码电路框图。A4~A0是ROM的输入端,其中A3~A0,是数据输入端,最高位A4只用作试灯输入端(LT)。当 LT=1时,不论二进制数码A3A2A1A0为何值,数码管七段全亮,当LT=0时,数码管则显示4位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表,并画出ROM的阵列图。
第4题
某接口需占用4个I/O接口地址,假设为2F0H~2F3H,则相应的地址译码部分电路如图8-12所示。
图8-12中,地址A9~A2为如图组合时,端输出低电平(AEN必须为低电平),地址依次为:10111100,共8位。把A1、A0附在最后构成10位地址如下。
第6题
译码扫描显示电路设计
实验要求
用文本输入设计法设计译码扫描显示电路,在8×8发光二极管点阵上显示字符图形(例如显示字符“A”)。建立译码扫描显示电路的实验模式,并通过电路硬件验证,进一步了解译码扫描显示电路的原理。
设计原理
译码扫描显示电路用于控制8×8发光二极管点阵。8×8发光二极管点阵结构如图所示,它是一个动态的二极管点阵列,col0~col7是列选择信号,row0~row7是行选择信号,当列选择和行选择信号均为高电平时(列选择信号通过非门控制发光二极管的阴极),该列号和行号对应的发光二极管的亮,未被选中的发光二极管灭。用发光二极管的亮与灭组成不同的字符。
第7题
某同学用图(a)所给器件构成电路,并在示波器上观察到如图(b)所示波形。试问电路是如何连接的?请画出逻辑电路图,并标明T值。
第8题
前面讨论了同相串联组合结构的高输入阻抗差分运算电路,而图2.3.5(a)是用同相并联差分运算电路构成的通用测量放大器,试说明电路工作特点,并证明
第9题
在图22-4中,ROM的存储阵列是由双极型晶体管构成的;(1)画出简化阵列图;(2)列表说明其存储的内容;(3)写出D0~D3的逻辑式。
第10题
图22.14是由NMOS管构成的ROM存储矩阵。(1)画出简化阵列图。(2)列表说明其存储的内容。(3)写出D0~D3的逻辑式。
第11题
在图22.12所示中,ROM的存储矩阵是由双极型晶体管构成的。(1)画出简化阵列图。(2)列表说明其存储的内容。(3)写出D0~D3的逻辑式。