对RAM存储器进行读操作时,应向存储器芯片送出( )控制信号。
A.=0和=0
B.=0和=1
C.=1和=0
D.=1和=1
A.=0和=0
B.=0和=1
C.=1和=0
D.=1和=1
第3题
假定有一个具有以下性能的系统1)存储器和总线系统支持大小为4-16个32位字的数据块访问;2)总线的时钟频率为200MHZ,总线宽度为64位,每64位数据的传输需要一个时钟周期,向存储器发送一个地址需要一个时钟周期;每个总线操作之间需要2个总线周期(设一次存储之前总线总是处于空闲状态);3)对最初的4个字的访问时间为200ns,随后的4个字能在20ns的时内被读取,假定总线传输数据的操作可以与读下4个字的操作重叠进行。读操作中,分别用4个字的数据块和16个字的数据块传输256个数据,计算机两种情况下总线传输的带宽和每秒中总线事务的次数。(说明:一个总线传输操作包含一个地址和紧随其后的数据)
第7题
A.RAM 是可读可写存储器,ROM 是只读存储器
B.ROM 和RAM 的访问方式相同,都采用随机访问方式进行
C.系统的主存由RAM 和ROM 组成
D.系统的主存都是用DRAM 芯片实现的
第11题
A.RAM是随机存储器,且断电后信息不会丢失
B.RAM属于易失性存储器,但静态RAM存储信息是非易失性的
C.静态RAM和动态RAM都属于易失性存储器,断电后存储的信息立即消失
D.ROM不用刷新,且集成度比动态RAM高,断电后存储的信息立即消失