请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码下载APP
题目内容
（请给出正确答案）
图中CC4520为同步4位二进制加法计数器，Q3为最高位；CP为上升沿触发的计数器输入端；Cr为异步清零端，高电平有效。
答案
更多“图中CC4520为同步4位二进制加法计数器，Q3为最高位；CP为上升沿触发的计数器输入端；Cr为异步清零端，高电平有”相关的问题
第5题
74ALS561是一种功能较为齐全的同步计数器。其内部是4位二进制计数器。功能表和引脚示意图如图所示(QD为高位输出)。其中
为输出高阻控制端，OOC是与时钟同步的进位输出，其他各输入、输出端的功能可由功能表得知。
第6题
如图所示电路可用作阶梯波发生器。如果计数器是加/减计数器，它和DAC相适应，均是十位(二进制数)，时钟频率为1MHz，求阶梯波的重复周期，试画出加法计数和减法计数时DAC的输出波形(控制信号S=0，加计数；S=1，减计数)。
第9题
CT4193是2～16进制可预置同步可逆计数器。其逻辑符号如图所示。CT4193具有双时钟CP+、CP-。加法计数时，从CP+输入计数脉冲，CP-=1；减法计数时，从CP一输入计数脉冲，CP+=1。CR是清零端，正脉冲有效，LD是预置端，低电平有效。C0为进位输出端，B0为借位输出端，它们都输出负脉冲。
试用CT4193，采用异步预置法组成十进制减法计数器。
第10题
图6-18所示电路可用作阶梯波发生器。如果计数器是加／减计数器，它和DAC相适应，均是十位(二进制数)，时钟频率为1 MHz，求阶梯波的重复周期，试画出加法计数和减法计数时DAC的输出波形(控制信号S=0，加计数；S=1，减计数)。
第11题
用PLA实现二进制模4计数器，当控制位M1M0为00时进行加计数、01时进行减计数、10时进行同步预置、11时为保持状态。
