题目内容
（请给出正确答案）
[主观题]
图7．3．30所示电路是由MSI二进制优先编码器74148和计数器74160组成的可控分频器。试分析当输入控制
信号A0～A7分别为低电平时电路的分频比。
1.jpg)
答案
查看答案
重要提示：请勿将账号共享给其他人使用，违者账号将被封禁！
查看《购买须知》>>>
请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码下载APP
题目内容
（请给出正确答案）
答案
更多“图7．3．30所示电路是由MSI二进制优先编码器74148和计数器74160组成的可控分频器。试分析当输入控制”相关的问题
第1题
图7.3.31所示电路是由MSI 3-8线译码器74138和移存器74LS198组成的可控分频器。试分析电路分频比与输入信号CBA的关系。
第2题
图7．3．3l所示电路是由MSI 3-8线译码器74138和移存器74LS198组成的可控分频器。试分析电路分频比与输入信号CBA的关系。
1.jpg)
第3题
图8.2.1(a)所示为产生宽度等于12个CP周期的脉冲产生器，试选择MSI计数器设计控制电路，并画出电路的工作波形。
第4题
图8．2．1(a)所示为产生宽度等于1 2个CP周期的脉冲产生器，试选择MSI计数器设计控制电路，并画出电路的工作波形。
1.jpg)
第6题
分析图所示电路，图中A3～A0和B3～B0为两位十进制数的8421BCD码，输出为二进制数，说明该电路完成的功能。
第7题
图6-18所示电路可用作阶梯波发生器。如果计数器是加／减计数器，它和DAC相适应，均是十位(二进制数)，时钟频率为1 MHz，求阶梯波的重复周期，试画出加法计数和减法计数时DAC的输出波形(控制信号S=0，加计数；S=1，减计数)。
第8题
题图所示是用ROM构成的七段译码电路框图。A4～A0是ROM的输入端，其中A3～A0，是数据输入端，最高位A4只用作试灯输入端(LT)。当 LT＝1时，不论二进制数码A3A2A1A0为何值，数码管七段全亮，当LT＝0时，数码管则显示4位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表，并画出ROM的阵列图。
第9题
图是某MSI计数芯片的应用电路，设VD为理想二极管，R1=R2=5.1kΩ，C=0.1μF。
第10题
用MSI时序模块实现同步时序电路。 某系统ASM图如图5-8所示，试设计该图描述的控制器(条件输出块和状态块中所标符号为输出信号)。要求用集成计数器74LS163为核心进行设计。(附74LS163计数器主要功能表，如表5-10所示。)
第11题
设一个二进制D/A转换器的满刻度输出电压Vom为8V，实验电路框图如下图所示，图中计数器由JK触发器构成，试对应于时钟信号10个CP脉冲画出输出电压波形(设触发器的初始状态为0000) 。
