请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码下载APP
题目内容
（请给出正确答案）
画出下列VHDL语句描述的电路，其中a、b、c、d、e是输入，f是输出。
f＜=e AND i;
i＜=g OR h;
g＜=a OR b;
h＜=NOT c AND d;
答案
更多“画出下列VHDL语句描述的电路，其中a、b、c、d、e是输入，f是输出。 f＜=e AND i; i＜=g OR h; g＜=a OR b; h＜=”相关的问题
第2题
A. PROCESS为一无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。
B. 敏感信号参数表中，应列出进程中使用的所有输入信号;
C. 进程由说明部分、结构体部分、和敏感信号参数表三部分组成;
D. 当前进程中声明的信号也可用于其他进程。
第4题
设X(i)为串行同步输入序列，每时钟elk的上升沿时输入1个数据，每个X(i)数据是1位二进制数。检测电路将每连续5个X(i)数据分为一组，当其中有3个及3个以上的‘1’时，在第五个数据输入的clk周期内输出‘1’，否则输出‘0’。试用VHDL实现此检测电路。画出状态图。
第6题
A. 提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路;
B. 提供设计的最总产品----掩膜;
C. 以网表文件的形式提交用户，完成了综合的功能块;
D. 都不是。
第7题
A .软IP
B.固IP
C.硬IP
D.都不是
第8题
A器件外部特性;
B器件的综合约束;
C器件外部特性与内部功能;
D器件的内部功能。
第11题
画出如图(a)所示电路中S1、S0、C1的波形图，其中，A1、A0、B1、B0、C0的波形如图(b)所示。
