假设在应用中使能PLL0产生CPU时钟，不用做USB时钟，PLL0操作范围：275MHz～550MHz，预期的CPU工作频率为100MHz;使用外部12MHz晶振作为系统时钟源。请计算M和N的值：（)。

A.M=25，N=2

B.M=50，N=4

C.M=20，N=4

D.M=10，N=2

答案

查看答案

发布时间：2022-12-05

更多“假设在应用中使能PLL0产生CPU时钟，不用做USB时钟，PLL0操作范围：275MHz～550MHz，预期的CPU工作频率为100MHz;使用外部12MHz晶振作为系统时钟源。请计算M和N的值：（)…”相关的问题

第1题

假设在应用中使能PLL0产生CPU时钟，不用做USB时钟，PLL0操作范围：275MHz～550MHz，预期的CPU工作频率为100MHz;使用外部12MHz晶振作为系统时钟源。请计算M和N的值：（)。

A.M=25，N=2

B.M=50，N=4

C.M=20，N=4

D.M=10，N=2

点击查看答案

第2题

假设在应用中使用USB接口并且由PLL0驱动。在PLL操作范围(275MHz～550MHz)内，96MHz的最小整数倍频值为288MHz;预期的CPU工作频率为96MHz;使用外部12MHz晶振作为系统时钟源。请计算M和N的值：()。

A.N=1，M=12

B.N=2，M=24

C.N=4，M=48

D.N=8，M=96

点击查看答案

第3题

假设在一个计算机系统中： ①每页为32 KB，Cache块大小为128 B。 ②对应新页的地址不在Cach

e中，CPU不访问新页中的任何数据。 ③Cache中95％的被替换块将再次被读取，并引起一次失效。 ④Cache使用写回方法，平均60％的块被修改过。 ⑤I／O系统缓冲能够存储一个完整的Cache块。 ⑥访问或失效在所有Cache块中均匀分布。 ⑦在CPU和I／O之间，没有其他访问Cache的干扰。 ⑧无I／O时，每100万个时钟周期内有18 000次失效。 ⑨失效开销是40个时钟周期。如果被替换的块被修改过，则再加上30个周期用于写回主存。 ⑩假设计算机平均每200万个周期处理一页。试分析I／O对于性能的影响有多大？

点击查看答案

第4题

关于高速缓冲存储器（Cache)，下列叙述错误的是（)。A能增加系统内存容量B不能提高CPU时钟震荡频

关于高速缓冲存储器(Cache)，下列叙述错误的是()。

A能增加系统内存容量

B不能提高CPU时钟震荡频率

C能有效缩短CPU读写数据时间

D在CPU与RAM之间增加一级缓冲

点击查看答案

第5题

一旦PIE控制器有中断产生，相应的中断标志位(PIEIFRx.y)将被置1。如果相应的PIE中断使能位也被置1，CPU直接相应中断。()

一旦PIE控制器有中断产生，相应的中断标志位（PIEIFRx.y)将被置1。如果相应的PIE中断使能位也被置1，CPU直接相应中断。（)